我想像一下: 因為 Capture 抓到的頻率值，總是會有一段延遲的時間後才會送到 PWM 裡，這就又延遲的產生，如果是中斷處理也會又延遲的。

你是否 Capture 抓一次數值後就馬上更新 PWM 的週期。可否多抓幾次取平均後再更新 PWM，或使用 Timer 計時約每 n 個 mS 後啟動 Capture 抓頻率 (Capture 可以不用中斷方式，直接透過 timer 來啟動) 後再刷新 PWM 的輸出?

謝謝管理員以及版主回答，目前將測試值回傳已經可以將Capture抓到的值丟到第二組PWM中做鎖頻的功能，100kHz以上都可以鎖到，但雖然頻率能鎖到
但在相位中不同頻率下他會個別固定相移一個值，但在PGxPHASE暫存器中都有先清零且沒有讓他產生相位，還在找尋原因當中

明天開講，置頂一下。

"The target device is not ready for debugging" 通常是震盪器沒有震盪，PIC 沒有 Fosc 的驅動所以程式就無法執行。

建議在解決 HSPLL 外部震盪器之前先將震盪器的設定設成內部 RC 8MHz 先看看程式是否可以執行?

另一個設定就是在 Debug Mode 下，Watch-Dog Timer 一定要暫時先關閉，以避免系統又重置導致錯誤。

張兄，

感謝您的經驗分享!

還有，如果 PWM 是使用傳統 MCCP 的 PWM Module，這 PWM 的解析度只到 14-bit 。但 Catptue 的解析度基本就是 16-bit 的標配。
如此問題來了? 你如如何將 16-bit 的 Capture 值田給 14-bit 的 PWM? 輸入如是高頻應該沒問題，但是低頻時就會出現問題。

device:PIC18F2685

config bits:
Address Name Value Field Option Category Setting
300001 CONFIG1H 86 OSC HSPLL Oscillator Selection bits HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1)
FCMEN OFF Fail-Safe Clock Monitor Enable bit Fail-Safe Clock Monitor disabled
IESO ON Internal/External Oscillator Switchover bit Oscillator Switchover mode enabled
300002 CONFIG2L 1E PWRT ON Power-up Timer Enable bit PWRT enabled
BOREN BOHW Brown-out Reset Enable bits Brown-out Reset enabled in hardware only (SBOREN is disabled)
BORV 3 Brown-out Reset Voltage bits VBOR set to 2.1V
300003 CONFIG2H 06 WDT OFF Watchdog Timer Enable bit WDT disabled (control is placed on the SWDTEN bit)
WDTPS 8 Watchdog Timer Postscale Select bits 1:8
300005 CONFIG3H 84 PBADEN OFF PORTB A/D Enable bit PORTB<4:0> pins are configured as digital I/O on Reset
LPT1OSC ON Low-Power Timer 1 Oscillator Enable bit Timer1 configured for low-power operation
MCLRE ON MCLR Pin Enable bit MCLR pin enabled; RE3 input pin disabled
300006 CONFIG4L C1 STVREN ON Stack Full/Underflow Reset Enable bit Stack full/underflow will cause Reset
LVP OFF Single-Supply ICSP Enable bit Single-Supply ICSP disabled
BBSIZ 1024 Boot Block Size Select bits 1K words (2K bytes) Boot Block
XINST ON Extended Instruction Set Enable bit Instruction set extension and Indexed Addressing mode enabled
300008 CONFIG5L 3F CP0 OFF Code Protection bit Block 0 (000800-003FFFh) not code-protected
CP1 OFF Code Protection bit Block 1 (004000-007FFFh) not code-protected
CP2 OFF Code Protection bit Block 2 (008000-00BFFFh) not code-protected
CP3 OFF Code Protection bit Block 3 (00C000-00FFFFh) not code-protected
CP4 OFF Code Protection bit Block 4 (010000-013FFFh) not code-protected
CP5 OFF Code Protection bit Block 5 (014000-017FFFh) not code-protected
300009 CONFIG5H C0 CPB OFF Boot Block Code Protection bit Boot block (000000-0007FFh) not code-protected
CPD OFF Data EEPROM Code Protection bit Data EEPROM not code-protected
30000A CONFIG6L 3F WRT0 OFF Write Protection bit Block 0 (000800-003FFFh) not write-protected
WRT1 OFF Write Protection bit Block 1 (004000-007FFFh) not write-protected
WRT2 OFF Write Protection bit Block 2 (008000-00BFFFh) not write-protected
WRT3 OFF Write Protection bit Block 3 (00C000-00FFFFh) not write-protected
WRT4 OFF Write Protection bit Block 4 (010000-013FFFh) not write-protected
WRT5 OFF Write Protection bit Block 5 (014000-017FFFh) not write-protected
30000B CONFIG6H E0 WRTC OFF Configuration Register Write Protection bit Configuration registers (300000-3000FFh) not write-protected
WRTB OFF Boot Block Write Protection bit Boot block (000000-0007FFh) not write-protected
WRTD OFF Data EEPROM Write Protection bit Data EEPROM not write-protected
30000C CONFIG7L 3F EBTR0 OFF Table Read Protection bit Block 0 (000800-003FFFh) not protected from table reads executed in other blocks
EBTR1 OFF Table Read Protection bit Block 1 (004000-007FFFh) not protected from table reads executed in other blocks
EBTR2 OFF Table Read Protection bit Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks
EBTR3 OFF Table Read Protection bit Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks
EBTR4 OFF Table Read Protection bit Block 4 (010000-013FFFh) not protected from table reads executed in other blocks
EBTR5 OFF Table Read Protection bit Block 5 (014000-017FFFh) not protected from table reads executed in other blocks
30000D CONFIG7H 40 EBTRB OFF Boot Block Table Read Protection bit Boot block (000000-0007FFh) not protected from table reads executed in other blocks





*****************************************************



Calculating memory ranges for operation...

Erasing...

The following memory area(s) will be programmed:
program memory: start address = 0x0, end address = 0x35bf
program memory: start address = 0x41c0, end address = 0x49ff
program memory: start address = 0x5000, end address = 0xac3f
program memory: start address = 0xafc0, end address = 0xafff
configuration memory

Script GetVersionDE failed with status Type = runScript, Script name = GetVersionDE, Status = 0xa00
.
The target device is not ready for debugging. Please check your configuration bit settings and program the device before proceeding. The most common causes for this failure are oscillator and/or PGC/PGD settings.

去年年底看到Curiosity_Nano跟APP-Nano-BASE-TW Nano Board 實驗底板，想說ATSAM終於有個覺得"感覺對了"底板，上週到現在使用，參考了eRTC做了第一個案例後，開始把上面周邊啟用一下，不過查資料的過程中有點混亂。滿多資料pilb跟core driver有混用或相互參照，這樣在使用直覺上會不好。

我的習慣是先搞懂Plib，然後再用Core Driver，因為那個會啟動FreeRTOS，代碼層較多，不利初期學習。而且大多數應用使用Timer event驅動協作就可以解決。所以練習的過程中順便將歷程寫下來，提供給其他使用的朋友參考。

我的模組是用ATSAME51J20A，對於其他模組，就是模組對底板的腳位要自己對應一下，Harmony v3設定起來應該不會差太多。

檔案太大放不上來，提供google driver連結。

檔案下載點

按此報名:
https://microchip.webex.com/mw3300/myw ... 3Dfalse&siteurl=microchip

主題：ePOW001 數位功率因數校正設計與問題探討

日期/時間：Feb 3rd / 10:00am~12:00pm

主題內容摘要：
主題內容摘要：
此課程主要教學PFC基礎原理概念與設計技巧，並分享PFC控制上的關鍵問題。
Microchip將電源區分為類比/混合式數位/全數位電源三類，本課內容分享混合式數位電源與全數位電源兩種方式，兩種皆可完成不同的PFC應用。
另外本課內容著重於原理解釋與設計重點分享，動手實驗將規劃於下一門課，敬請期待。
此課程以原理與問題為探討主軸，因此對於類比與數位工程師都是相當適合入門的課程。
課程綱要：
• Power Factor and its Significance
• How to Achieve Power Factor Correction
• Overview of Different Boost Type PFC Designs
• Digital PFC Using the dsPIC® DSC
• Digital PFC Using the CIP PICs
• Advanced PFC Techniques
• Microchip Digital Power Solutions

報名注意事項：

1. 上課時間：2/3 10:00am~12:00pm
2. 人數上限：250人 (達上限將自動關閉報名系統)
3. 報名截止日：2/1 (之後將自動關閉報名系統)
4. 報名資訊使用中文即可，但請詳細填寫以方便快速審核，反之將退件。
5. 採人工審核，可能需要1~2天後才會收到確認通知eMail，謝謝耐心等候。
6. 無論報名成功與否，系統都會自動發信告知進度，若沒有收到e-mail，很可能e-mail填寫錯誤，會無法參與培訓。

拉一下，請有興趣的網友儘快報名。