會員登陸
帳號:

密碼:

記住我



忘記密碼?

現在註冊!
網站導航
最新下載
訪問統計 (自2012/5/3)


正在流覽:   1 名訪客





Mplab X IDE 除錯mode & 燒錄問題
新會員
註冊日期:
2019/07/23 10:25
所屬群組:
註冊會員
文章: 7
等級: 1; EXP: 60
HP : 0 / 15
MP : 2 / 26
離線
IC:PIC24FJ1024GB610
XC16(v1.41)
燒錄工具:Pickit3

想請問各位大大,我在debug mode下 IC動作都正常符合我想要的功能
然後我燒錄之後,IC卻完全沒有動作,並沒有燒錄失敗的情況
Programming/verify 都是完成的情況

這有可能是甚麼原因嗎? 小弟目前沒有頭緒QQ

1月16日 11:00:09
轉換PDF檔 列印


Re: Mplab X IDE 除錯mode & 燒錄問題
版主
註冊日期:
2004/04/30 10:53
來自 CAE, Microchip
所屬群組:
站務管理者
註冊會員
MICROCHIP
文章: 14947
等級: 73; EXP: 74
HP : 1091 / 1818
MP : 4982 / 84113
離線
在 Debug Mode 還是 Programmer Mode 下做的燒錄?

燒錄完成後要將 PK3 的連線拔掉這樣才會釋放 MCU 開始去執行工作。

1月16日 13:35:33
轉換PDF檔 列印


Re: Mplab X IDE 除錯mode & 燒錄問題
新會員
註冊日期:
2019/07/23 10:25
所屬群組:
註冊會員
文章: 7
等級: 1; EXP: 60
HP : 0 / 15
MP : 2 / 26
離線
引用:

Ryang 寫道:
在 Debug Mode 還是 Programmer Mode 下做的燒錄?

Mplab X IDE 有分嗎?
我一直找不到有release 的選項


燒錄完成後要將 PK3 的連線拔掉這樣才會釋放 MCU 開始去執行工作。

有拔掉PK3去執行工作,IC還是沒有運作。

1月16日 14:24:58
轉換PDF檔 列印


Re: Mplab X IDE 除錯mode & 燒錄問題
新會員
註冊日期:
2019/07/23 10:25
所屬群組:
註冊會員
文章: 7
等級: 1; EXP: 60
HP : 0 / 15
MP : 2 / 26
離線
以下是我Configuration bits 的設定,是不是有地方錯了呢?

// FSEC
#pragma config BWRP = OFF //Boot Segment Write-Protect bit->Boot Segment may be written
#pragma config BSS = DISABLED //Boot Segment Code-Protect Level bits->No Protection (other than BWRP)
#pragma config BSEN = OFF //Boot Segment Control bit->No Boot Segment
#pragma config GWRP = OFF //General Segment Write-Protect bit->General Segment may be written
#pragma config GSS = DISABLED //General Segment Code-Protect Level bits->No Protection (other than GWRP)
#pragma config CWRP = OFF //Configuration Segment Write-Protect bit->Configuration Segment may be written
#pragma config CSS = DISABLED //Configuration Segment Code-Protect Level bits->No Protection (other than CWRP)
#pragma config AIVTDIS = OFF //Alternate Interrupt Vector Table bit->Disabled AIVT

// FBSLIM
#pragma config BSLIM = 8191 //Boot Segment Flash Page Address Limit bits->8191

// FOSCSEL
#pragma config FNOSC = FRC //Oscillator Source Selection->Internal Fast RC (FRC)
#pragma config PLLMODE = DISABLED //PLL Mode Selection->No PLL used; PLLEN bit is not available
#pragma config IESO = OFF //Two-speed Oscillator Start-up Enable bit->Start up with user-selected oscillator source

// FOSC
#pragma config POSCMD = NONE //Primary Oscillator Mode Select bits->Primary Oscillator disabled
#pragma config OSCIOFCN = OFF //OSC2 Pin Function bit->OSC2 is clock output
#pragma config SOSCSEL = OFF //SOSC Power Selection Configuration bits->Digital (SCLKI) mode
#pragma config PLLSS = PLL_PRI //PLL Secondary Selection Configuration bit->PLL is fed by the Primary oscillator
#pragma config IOL1WAY = ON //Peripheral pin select configuration bit->Allow only one reconfiguration
#pragma config FCKSM = CSDCMD //Clock Switching Mode bits->Both Clock switching and Fail-safe Clock Monitor are disabled

// FWDT
#pragma config WDTPS = PS32768 //Watchdog Timer Postscaler bits->1:32768
#pragma config FWPSA = PR128 //Watchdog Timer Prescaler bit->1:128
#pragma config FWDTEN = OFF //Watchdog Timer Enable bits->WDT and SWDTEN disabled
#pragma config WINDIS = OFF //Watchdog Timer Window Enable bit->Watchdog Timer in Non-Window mode
#pragma config WDTWIN = WIN25 //Watchdog Timer Window Select bits->WDT Window is 25% of WDT period
#pragma config WDTCMX = WDTCLK //WDT MUX Source Select bits->WDT clock source is determined by the WDTCLK Configuration bits
#pragma config WDTCLK = LPRC //WDT Clock Source Select bits->WDT uses LPRC

// FPOR
#pragma config BOREN = ON //Brown Out Enable bit->Brown Out Enable Bit
#pragma config LPCFG = OFF //Low power regulator control->No Retention Sleep
#pragma config DNVPEN = ENABLE //Downside Voltage Protection Enable bit->Downside protection enabled using ZPBOR when BOR is inactive

// FICD
#pragma config ICS = PGD2 //ICD Communication Channel Select bits->Communicate on PGEC2 and PGED2
#pragma config JTAGEN = OFF //JTAG Enable bit->JTAG is disabled
#pragma config BTSWP = OFF //BOOTSWP Disable->BOOTSWP instruction disabled

// FDEVOPT1
#pragma config ALTCMPI = DISABLE //Alternate Comparator Input Enable bit->C1INC, C2INC, and C3INC are on their standard pin locations
#pragma config TMPRPIN = OFF //Tamper Pin Enable bit->TMPRN pin function is disabled
#pragma config SOSCHP = ON //SOSC High Power Enable bit (valid only when SOSCSEL = 1->Enable SOSC high power mode (default)
#pragma config ALTVREF = ALTREFEN //Alternate Voltage Reference Location Enable bit->VREF+ and CVREF+ on RA10, VREF- and CVREF- on RA9

// FBOOT
#pragma config BTMODE = SINGLE //Boot Mode Configuration bits->Device is in Single Boot (legacy) mode

1月16日 16:05:35
轉換PDF檔 列印






無法在此發表文章
可以在此觀看文章
無法回覆文章
無法編輯自己的文章
無法刪除自己的文章
無法發起投票調查
無法在此投票
無法上傳附加檔案
無法不經審核直接發表文章

[進階搜尋]


搜尋
Microchip連結
產品技術問題產品技術支援專線:0800-717718 台北02-25088600 新竹03-5778366 Ext. 8600 高雄07-2137830 MicrochipDIRECT 專線: 07-2137830
Powered by XOOPS © 2001-2012 The XOOPS Project